返回 首页

Verilog高级篇

教程说明:

本教程主要讲述 Verilog 完成数字 IC 设计(数字集成电路设计,Digital Integrated Circuit Design) 时涉及的一些知识,更加注重数字电路安全、稳定、方便的实现。将该教程理解为 《Verilog 教程》的高级篇,也再适当不过。


温馨提示
下载编程狮App,免费阅读超1000+编程语言教程
取消
确定
目录
Verilog 前言
Verilog 编码风格
Verilog 代码规范
Verilog 门的类型
Verilog 开关级建模
Verilog 门延迟
Verilog UDP基础知识
Verilog 组合逻辑UDP
Verilog 时序逻辑UDP
Verilog 延迟模型
Verilog specify块语句
Verilog 建立时间和保持时间
Verilog 时序检查
Verilog 延迟反标法
Verilog 同步与异步
Verilog 跨时钟域传输:慢到快
Verilog 跨时钟域传输:快到慢
Verilog FIFO设计
Verilog 复位简介
Verilog 时钟简介
Verilog 时钟分频
Verilog 时钟切换
Verilog 低功耗简介
Verilog 系统级低功耗设计
Verilog RTL级低功耗设计(上)
Verilog RTL级低功耗设计(下)
Verilog 显示任务
Verilog 文件操作
Verilog 随机数及概率分布
Verilog 实数整数转换
Verilog 其他系统任务
Verilog PLI简介
Verilog TF子程序
Verilog TF子程序列表
Verilog ACC子程序
Verilog ACC子程序列表
Verilog 逻辑综合
Verilog 可综合性设计

关闭

MIP.setData({ 'pageTheme' : getCookie('pageTheme') || {'day':true, 'night':false}, 'pageFontSize' : getCookie('pageFontSize') || 20 }); MIP.watch('pageTheme', function(newValue){ setCookie('pageTheme', JSON.stringify(newValue)) }); MIP.watch('pageFontSize', function(newValue){ setCookie('pageFontSize', newValue) }); function setCookie(name, value){ var days = 1; var exp = new Date(); exp.setTime(exp.getTime() + days*24*60*60*1000); document.cookie = name + '=' + value + ';expires=' + exp.toUTCString(); } function getCookie(name){ var reg = new RegExp('(^| )' + name + '=([^;]*)(;|$)'); return document.cookie.match(reg) ? JSON.parse(document.cookie.match(reg)[2]) : null; }